如何让gcc在每个浮点指令后添加一个检查？
目前，RISC-V ISA不需要硬件为浮点异常生成陷阱。陷阱在调试时很有用 IEEE 754定义了五种基本类型的浮点异常： 无效操作 除零 溢出 底流 不精确 我对RISC-V的gcc很感兴趣，这样它就可以在每个带有浮点的语句之后添加一个检查 检查应该是关于是否设置了任何异常标志。若设置了任何标志，则控制应传递给异常处理例程如何让gcc在每个浮点指令后添加一个检查？,gcc,riscv,Gcc,Riscv,目前，RISC-V ISA不需要硬件为浮点异常生成陷阱。陷阱在调试时很有用 IEEE 754定义了五种基本类型的浮点异常： 无效操作 除零 溢出 底流 不精确 我对RISC-V的gcc很感兴趣，这样它就可以在每个带有浮点的语句之后添加一个检查 检查应该是关于是否设置了任何异常标志。若设置了任何标志，则控制应传递给异常处理例程 每当这些异常发生时，浮点控制和状态寄存器（fcsr）中的相应位就会被设置 我认为这应该由硬件而不是ISA来完成。实现应该在发生异常时引发异常。您能详细说明您希望捕获的异常类
每当这些异常发生时，浮点控制和状态寄存器（fcsr）中的相应位就会被设置 我认为这应该由硬件而不是ISA来完成。实现应该在发生异常时引发异常。您能详细说明您希望捕获的异常类型吗？@feetheburns我已经进行了编辑。我认为应该由硬件而不是ISA来完成。实现应该在发生异常时引发异常。您能详细说明您希望捕获的异常类型吗？@feetheburns我已经进行了编辑。