Io 飞思卡尔处理器中的pad控制功能说明？

阅读第1368页（第33.3节）上的，有一个处理器焊盘不同可能控制功能的列表

名单如下：

• SRE（1位转换速率控制）
• DSE（2位驱动器强度控制）
• ODE（1位开漏控制）
• HYS（1位滞后控制）
• PULL_KEEP_CTL（4位上/下拉和保持器控制）
• PUS（2位上拉/下拉配置值）
• PUE（1位拉/保持选择）
• PKE（1位启用/禁用上拉、下拉或保持功能）
• DDR\U模式选择（1位DDR\U模式控制）
• DDR_输入（1位DDR_输入控制）

有人能解释一下其中的每一个是什么吗？最好是以一种教育性的方式，通过附加信息的链接

提前感谢。

SRE（1位转换速率控制）-管脚状态从0变为1的速度有多快，因为快速变化的状态需要更多的功率和发射射频峰值，如果您可以帮助EMC，则会降低其速度。除了需要快速的SPI和I2C外，我们的大多数GPIO引脚都以低转换率运行

DSE（2位驱动器强度控制）。-IO引脚将发出/接收多少电流，这也是一个省电/EMC问题，因为直接从微型引脚挂起负载通常是不好的做法

ODE（1位开漏控制）。-无论引脚是低输出下拉至0V，还是“开漏”（断开/浮动），这对于I2C之类的部件来说都很有用，在I2C中，部件轮流将线路保持在低位或高位

HYS（1位滞后控制）。-在维基百科上查找，应该会告诉你所有你需要知道的

上拉/下拉等-基本上，管脚是否有一个连接到+v或0v的内部电阻器，以阻止事物浮动到某个随机/不希望的值，通常在管脚为输入时使用

DDR_MODE_SEL（1位DDR_MODE control）-可能是数据方向寄存器，换句话说，是输入或输出的引脚

DDR_输入（1位DDR_输入控制）-不确定，微参考手册应该为您提供一些关于这一点和所有其他方面的线索

---

希望这有帮助

飞思卡尔网站上有更多关于此应用内说明AN5078的详细信息

链接：

---

总结：即使您关闭了驱动程序，管理员也会保持输出水平不变。与之相关的内阻约为130千欧，因此不会产生太大的驱动力，但可以防止销浮动。

您没有解释什么是门将。上下起伏是不言自明的。。。管理员不是。官方文件！好极了谢谢。：）