Stack TM4C123GH6PM中的硬件堆栈深度是多少？

我正在尝试实施第四个系统。我想知道：

• push和pop指令所实现的硬件堆栈的深度是多少（我想知道我是否可以将其用于PSP in-Forth）
• 关于该芯片使用的线程模型有什么建议吗

---

如评论中所述：

您的术语中没有硬件堆栈。Cortex-M4有两个堆栈（主堆栈和进程堆栈），它们都位于RAM中的不同地址，并由软件选择。选择取决于控件寄存器

请参阅中的2.1.2堆栈

有了这个条件，很明显堆栈可能会溢出

---

关于堆栈和堆大小的详细讨论：

在SP指向的位置下面有多少RAM？答案是“那么深”，所以。他们如何实现两个堆栈：MSP和PSP？或者这是一个软件方面？在图片中，他们明确地说它是8个单元深的硬件。我想我在这里混淆了一些概念。公平地说，如果你只熟悉基线/中端PIC架构，那么它们可能并不明显处于“古怪的嵌入式疯狂”的末端。相比之下，ARM M-profile架构的一个要点是，它们将熟悉的大型通用CPU的程序员模型带到了低端微控制器空间；这与大多数传统的8位软件形成了鲜明的对比。