ARM Cortex-A53中性能监控单元的数量

ARM Cortex-A53中有多少性能监控单元PMU？每个核有一个PMU还是整个处理器有一个PMU？

每个核有一个PMU。您可以从ROM表中的每个条目中看到一个条目来推断这一点

在图2中，图2-1暗示调试位于每个核心，图2.1.9

•每个内核中的ARM v8调试功能

我看不到任何明确的信息，即每个核心架构是否有一个PMU实例，但我可能遗漏了这一点，因为有一些地方可能会指定它

第11.10.1节描述了调试内存映射，包括该组中其他组件的ROM表索引，然后是每个核心的CPU调试、CTI、PMU和跟踪。要检查存在的内容，您需要读取DBGDRAR以找到ROM表的底部，并检查表11-28中列出的条目的位[0]。在4核A53中，您应该发现所有16个设备都存在

---

还有一点，尽管PMU是每个核心的，并且通常统计核心的事件，但是可能存在一些处理器级别的事件，所有PMU都可以看到这些事件。

谢谢您的回答。你介意分享支持你答案的资源吗？另外，您能解释一下我如何从ROM表中推断PMU的数量吗？我已经看过源代码了-但是，是的，我可以尝试找到一个公共参考。不确定有多少是明确的。这里有一些ROM表信息，但我不确定它是否有正确的细节来回答这个问题。谢谢分享这些信息。此外，Cortex-A53 TRM的表11-26显示了每个PMU的地址偏移量。