Interface SystemVerilog接口的放置位置,以及如何命名接口和文件

Interface SystemVerilog接口的放置位置,以及如何命名接口和文件,interface,system-verilog,digital-design,Interface,System Verilog,Digital Design,我正在用SystemVerilog为我的设计编写一些接口,我有很多接口。我想知道是否有一些关于如何组织它们的具体指导方针 现在我的所有接口都在一个文件中。我想知道我是应该把它们分别放在一个单独的文件中,还是全部放在一个文件中。以及是否有一些关于如何命名文件的具体指南 谢谢。尽管答案似乎有些自以为是,但设计工具时,每个设计单元都有一个文件,文件名应该与单元名匹配。因此,如果接口程序的名称为foo,则文件的名称应为foo.sv,这样工具就可以在目录中搜索文件,而无需单独指定它们。扩展名*.sv让工具

我正在用SystemVerilog为我的设计编写一些接口,我有很多接口。我想知道是否有一些关于如何组织它们的具体指导方针

现在我的所有接口都在一个文件中。我想知道我是应该把它们分别放在一个单独的文件中,还是全部放在一个文件中。以及是否有一些关于如何命名文件的具体指南


谢谢。

尽管答案似乎有些自以为是,但设计工具时,每个设计单元都有一个文件,文件名应该与单元名匹配。因此,如果接口程序的名称为
foo
,则文件的名称应为
foo.sv
,这样工具就可以在目录中搜索文件,而无需单独指定它们。扩展名
*.sv
让工具知道文件是用SystemVerilog语言编写的


每个单元有一个文件使调试更容易,并简化了代码覆盖率分析。在项目管理方面,坚持每个单元一个文件可能还有其他原因,但这些原因确实更加固执己见

这取决于你。将每个模块和每个接口放在一个单独的文件中是一个很好的做法。