MIPS流水线Cpu体系结构

MIPS流水线Cpu体系结构,mips,cpu,computer-science,pipeline,cpu-architecture,Mips,Cpu,Computer Science,Pipeline,Cpu Architecture,我正在处理下面的练习,我真的无法集中注意力,任何形式的帮助都将不胜感激 考虑到这个CPU: 我必须: 确定完成所有指令需要多少总时钟周期 在第一条指令开始后6 cc(时钟周期)后确定ID/EX寄存器的内容 以下是说明: 0x450:addi$1,$4,-1        lw$2,0($1)        lw$3,0($2)        软件$380($1) 我试图回答第一个问题,创建一个包含5个阶段(获取、解码、执行、内存访问、写回)的管道图,这就是我所做的: |

我正在处理下面的练习,我真的无法集中注意力,任何形式的帮助都将不胜感激

考虑到这个CPU:

我必须:

  • 确定完成所有指令需要多少总时钟周期
  • 在第一条指令开始后6 cc(时钟周期)后确定ID/EX寄存器的内容
  • 以下是说明:
    0x450:addi$1,$4,-1

           <代码>lw$2,0($1)
           <代码>lw$3,0($2)
           <代码>软件$380($1)


    我试图回答第一个问题,创建一个包含5个阶段(获取、解码、执行、内存访问、写回)的管道图,这就是我所做的:

    | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | addi $1, $4, -1 | IF | ID | EX | M | W | | | | | | lw $2, 0($1) | | IF | ID | EX | M | W | | | | | lw $3, 0($2) | | | IF | * | ID | EX | M | W | | | sw $3, 80($1) | | | | IF | * | * | ID | EX | M | W | | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 附加$1,$4,-1 | IF | ID | EX | M | W | | || lw$2,0($1)|如果| ID | EX | M | W | || lw$3,0($2)| | | | | | | | | | | ID | EX | M | W || sw$3,80($1)| | | | | | | | | | | | | | | | | | | ID | EX | M | W| 我已经回答了10个时钟周期。
    如果第一个是正确的(我不能确定它是否正确),我真的需要第二个关于ID/EX寄存器内容的帮助


    提前谢谢

    你对问题第一部分的回答似乎是正确的。当加载指令产生原始危险时,管道将插入气泡(因为指令的结果仅在管道的MEM阶段后可用)


    因为前面有整个管道,所以在第6周期之后,不难弄清楚ID/EX寄存器的内容。内容将与存储说明相对应。鉴于此,现在应该很容易理解内容

    所以,为了确定,在6cc之后,我们应该将其作为ID/EX寄存器的内容:0x462(PC),然后是$1、80(偏移量),然后是$3(dest-reg),对吗@拉胡尔·贝尔