Vhdl 为什么不应该'；我不能使用'；inout'；而不是'；在'；或'；出'；？
我对VHDL和硬件编程比较陌生，我对端口映射和信号有疑问 在我当前的项目中，我想按照一个特定的信号读写，但我的讲师告诉我不应该使用“inout”，但当我问他为什么不详细说明时。有人能告诉我为什么我不应该用它来代替定义“输入”或“输出”信号吗 如果这是一个愚蠢的问题，或者之前有人问过，我很抱歉Vhdl 为什么不应该'；我不能使用'；inout'；而不是'；在'；或'；出'；？,vhdl,fpga,vivado,Vhdl,Fpga,Vivado,我对VHDL和硬件编程比较陌生，我对端口映射和信号有疑问 在我当前的项目中，我想按照一个特定的信号读写，但我的讲师告诉我不应该使用“inout”，但当我问他为什么不详细说明时。有人能告诉我为什么我不应该用它来代替定义“输入”或“输出”信号吗 如果这是一个愚蠢的问题，或者之前有人问过，我很抱歉 谢谢大家! 这是VHDL特有的。当您使用模式定义端口时，您为该端口提供了某些体系结构属性。数据从模式为的端口流入实体。数据仅从具有模式输出的端口的实体流出。因此，您无法读取实体内部的输出端口。假设您有一个f
谢谢大家! 这是VHDL特有的。当您使用模式定义端口时，您为该端口提供了某些体系结构属性。数据从模式为的端口流入实体。数据仅从具有模式输出的端口的实体流出。因此，您无法读取实体内部的输出端口。假设您有一个foo:out std_逻辑；您不能编写一个表示fi-FYI:VHDL 2008允许读取输出端口的表达式。模式输出端口in-2008与模式缓冲区的行为相匹配，模式缓冲区可用于依赖于早期版本的标准的实现。感谢两位提供此链接，很抱歉问了一个有人已经问过的问题并得到了答案！：）