Arm 检查SCTLR的内容
我发现Arm V7 ISA支持一些加载和存储指令的未对齐内存访问,并且Arm 检查SCTLR的内容,arm,Arm,我发现Arm V7 ISA支持一些加载和存储指令的未对齐内存访问,并且SCTLR中的A位控制尝试未对齐访问时是否引发对齐错误。我想知道可以使用什么指令来写或读SCTLRMRS/MSR将仅作用于CPSR来自: mrcp15,0,c1,c0,0;读SCTLR MCR p15,0,c1,c0,0;写SCTLR 补充说明: 尝试从安全或非安全用户模式读取或写入SCTLR会导致未定义的指令异常 当CP15SDISABLE为高时,尝试以安全特权模式写入此寄存器会导致未定义的指令异常 将忽略在非安全特权模
SCTLR
中的A
位控制尝试未对齐访问时是否引发对齐错误。我想知道可以使用什么指令来写或读SCTLR
MRS/MSR
将仅作用于CPSR
来自:
mrcp15,0,c1,c0,0;读SCTLR
MCR p15,0,c1,c0,0;写SCTLR
补充说明:
- 尝试从安全或非安全用户模式读取或写入SCTLR会导致未定义的指令异常
- 当CP15SDISABLE为高时,尝试以安全特权模式写入此寄存器会导致未定义的指令异常
- 将忽略在非安全特权模式下仅写入安全修改位的尝试
- 尝试读取安全仅修改位返回安全位值
- 修改RO位的尝试被忽略
SCLTR
是协处理器吗?刚刚查看了您提供的链接,谢谢您的回答
MRC p15, 0,<Rd>, c1, c0, 0; Read SCTLR
MCR p15, 0,<Rd>, c1, c0, 0; Write SCTLR