Binary 在verilog中生成二进制组合计数器？
大家好 有人能帮我生成一个组合计数器吗？ 我正在寻找的输出如下所示： 0001 0010 0100 1000 0011 0101 1001 0110 .....Binary 在verilog中生成二进制组合计数器？,binary,combinations,Binary,Combinations,大家好 有人能帮我生成一个组合计数器吗？ 我正在寻找的输出如下所示： 0001 0010 0100 1000 0011 0101 1001 0110 ..... 1111基本上顺序并不重要。我想得到字符串中只有一个的所有数据，然后是有两个1的所有数据，然后是三个1的所有数据，依此类推。有人能帮我吗？我真的很感激你帮助我
1111基本上顺序并不重要。我想得到字符串中只有一个的所有数据，然后是有两个1的所有数据，然后是三个1的所有数据，依此类推。有人能帮我吗？我真的很感激你帮助我