AArch64程序集中的原子链表LIFO，使用ldxr/stxr之间的加载或存储
我使用ARMv8 64位汇编实现了共享内存上下文的后进先出 后进先出在开头插入一个节点，每个节点结构的第一个属性必须是下一个指针 这是实现后进先出原子插入和删除的正确程序集吗 它使用LDXR和STXR之间的额外加载或存储来读取head->next或将指针存储到新节点中AArch64程序集中的原子链表LIFO，使用ldxr/stxr之间的加载或存储,c,inline-assembly,arm64,lock-free,load-link-store-conditional,C,Inline Assembly,Arm64,Lock Free,Load Link Store Conditional,我使用ARMv8 64位汇编实现了共享内存上下文的后进先出 后进先出在开头插入一个节点，每个节点结构的第一个属性必须是下一个指针 这是实现后进先出原子插入和删除的正确程序集吗 它使用LDXR和STXR之间的额外加载或存储来读取head->next或将指针存储到新节点中 typedef union { void * head[1]; }lifo; int atomic_lifo_init(lifo * h) { if (h) { h->head[0]=NULL; } } in
typedef union {
void * head[1];
}lifo;
int atomic_lifo_init(lifo * h) {
if (h) {
h->head[0]=NULL;
}
}
inline void *
atomic_lifo_delete (lifo *h)
{
void *ret = NULL;
/*sa_ignore UNUSED_VAR*/
void * tmp = NULL;
asm volatile ("\n"
"2: ldxr %0,[%2] \n" //load the head from h, which points the 1st node of list to local ret pointer.
" cbz %0, 3f \n" //check if the lifo is empty.
" ldr %1,[%0] \n" //store in tmp the 2nd node by derefencing the ret (h->head points 1st node. value of each node is next node as 1st attribute of node structure is pointing next.)
" stxr %w1, %1,[%2] \n" //update h->head with tmp.
" cbnz %w1, 2b \n" //continue if failed
"3: \n"
: "=&r" (ret), "=&r" (tmp)
: "r" (h)
: "memory"
);
return(ret);
}
/*
* atomic_lifo_insert()
* Put an element on a list, protected against SMP
*/
void
atomic_lifo_insert (lifo *h, void *__new)
{
/*sa_ignore UNUSED_VAR*/
void * next = NULL;
void * flag = NULL;
asm volatile (" \n"
"1: ldxr %1,[%2] \n" //load head[0] from h,which points 1st node to local next pointer
" str %1,[%3] \n" //store the local next pointer to value of __new, as 1st attribute of the any node is next (convention used here). so __new's next is pointing current 1st node.
" stxr %w0, %3,[%2] \n" //update the h->head with
__next.
" cbnz %w0, 1b \n" //if stxr is failure try again.
: "=&r" (flag), "=&r" (next)
: "r" (h), "r" (__new)
: "memory"
);
}
我对ARM assembly非常陌生，因此非常感谢您的帮助。您的内联asm约束看起来是正确的，这应该按照您预期的方式编译。您可能可以使用
“+m”（*h）“r”（h）[%2]ldr内存\u顺序\u消耗strinsertstrinsertstlxr在LDXR/STXR之间进行额外加载或存储不安全。Wikipedia提到，如果在LL和SC之间进行加载或存储，某些实现可能会错误地失败。Wiki说PowerPC确实允许这样做。但是AArch64通常不明确：根据ARM ref手册（）： LoadExcl/StoreExcl循环只有在loadexclusive和storeexclusive之间没有显式内存访问时，才能保证向前进行 可能有一些AArch64 CPU会在其中创建无限循环的
stxr新除此之外，我认为你的整体算法看起来是正确的，所以如果你已经测试过它，并且发现它是有效的，那么这可能是好的
然而，我还没有仔细考虑过你的算法；我也没有任何设计或使用原始LL/SC的经验。我原则上知道它们是如何工作的，但我不准备说这绝对正确我从我所做的一点点思考中看不到任何问题，但这并不意味着没有任何问题。您能用代码所做的来评论代码吗？我看到您在LL/SC事务中进行加载。这是用标准经济学无法表达的。但是，在不强制
stxrldxrinsertstrstlxrstxracq\u relreleaseldxr/str/stlxrstrldxr