Caching 深RISC流水线中的缓存未命中惩罚

为什么在深度流水线处理器中缓存未命中惩罚更大

---

是不是因为如果在管道的某个后期发生未命中，失速时间会更长？或者是因为管道中的指令太多了？

通常需要实现更深的管道，以缩短每个管道阶段的循环时间

考虑两种顺序单问题流水线处理器微体系结构

uA1具有5级管道和2 ns的循环时间。 uA2具有10级管道和1ns的循环时间

完全缓存未命中必须至少从DRAM加载整个缓存线。 假设需要100纳秒，包括行激活、行字的突发读取和行预充电

当uA1发生缓存未命中时，它会暂停100纳秒，例如50个时钟周期，例如50个问题插槽。 当uA2发生缓存未命中时，它会暂停100 ns，例如100个时钟周期，例如100个问题插槽

---

在这里，以指令发出时隙missed表示的缓存未命中惩罚在管道化程度更高的处理器中是前者的两倍。

通常实施更深的管道以减少每个管道阶段的周期时间

考虑两种顺序单问题流水线处理器微体系结构

uA1具有5级管道和2 ns的循环时间。 uA2具有10级管道和1ns的循环时间

完全缓存未命中必须至少从DRAM加载整个缓存线。 假设需要100纳秒，包括行激活、行字的突发读取和行预充电

当uA1发生缓存未命中时，它会暂停100纳秒，例如50个时钟周期，例如50个问题插槽。 当uA2发生缓存未命中时，它会暂停100 ns，例如100个时钟周期，例如100个问题插槽

---

在这里，以指令发出插槽未命中表示的缓存未命中惩罚是流水线更深入的处理器的两倍。

我认为您应该编辑问题，以描述处理器流水线中的几种不同情况。有数据缓存未命中、指令缓存未命中。此外，还存在管道失速和管道中气泡的插入。查看此处了解有关管道的一些信息：[link]www.seas.gwu.edu/~bhagiweb/cs211/teachments/pipeline.pptI认为您应该编辑问题，描述处理器管道中的几种不同情况。有数据缓存未命中、指令缓存未命中。此外，还存在管道失速和管道中气泡的插入。有关管道的一些信息，请点击此处：[链接]www.seas.gwu.edu/~bhagiweb/cs211/teachments/pipeline.ppt