Caching 为什么处理器缓存卡在8Mb？

八年前我可以买

今天我们可以买像这样的东西

---

为什么你的成长如此缓慢？它很难实现，或者可能没有理由这样做，或者可能是不同的缓存？

这确实是一个棘手的问题。您所说的8MB是一些高级CPU（如i7和某些Xeon）中的L3缓存量

通过计算系统的最大RAM量、物理内核数和CPU周期，可以获得最佳缓存量。 例如，有45MB的缓存，但可以处理8个线程和1.5TB的内存

CPU的缓存由多种类型的L1、L2、L3和L4组成（也称为高带宽DRAM，最早见于视频游戏机（如XBOX 360和PlayStation 2）专用于内部GPU。具有内部GPU+eDRAM的英特尔芯片的商业名称为Iris PRO。是第一个提出这种图形化增强设计的英特尔微处理器。此L4用作L3缓存的处理器

查看一个最新版本的完整规范，查看您可以在内部找到的缓存类型的示例。 但重要的不仅仅是缓存的数量，还有缓存的性质。最新的CPU具有3级（L3），8路内存类型（与过去的2或4路相比），提供对8个虚拟内核的同步访问。 缓存离cpu越近，速度就越快。 一级缓存（速度越快、成本越高）用于每个物理核心，二级缓存或多或少用于线程，三级缓存用于与主内存的DMA通道（缓冲）通信

缓存越多，“缓存命中未命中”越少。未命中（错误）的数量与CPU周期（以Mhz为单位的速度）和缓存量有关

根据统计数据，如果超过某个特定的限制，则增加缓存的数量只会带来一点性能改进，甚至没有因此，CPU的成本只会增加一点点改进。 缓存的数量必须考虑性能改进和成本之间的比率。 同样的原因也解释了为什么在高端CPU上可以找到更多的ram

随着时间的推移，ram的速度也在提高，因此缓存的数量对CPU性能的重要性不如过去那么重要

---

关于这个主题，我推荐一篇完整的文章。

这确实是一个棘手的问题。您所说的8MB是一些高级CPU（如i7和某些Xeon）中的L3缓存量

通过计算系统的最大RAM量、物理内核数和CPU周期，可以获得最佳缓存量。 例如，有45MB的缓存，但可以处理8个线程和1.5TB的内存

CPU的缓存由多种类型的L1、L2、L3和L4组成（也称为高带宽DRAM，最早见于视频游戏机（如XBOX 360和PlayStation 2）专用于内部GPU。具有内部GPU+eDRAM的英特尔芯片的商业名称为Iris PRO。是第一个提出这种图形化增强设计的英特尔微处理器。此L4用作L3缓存的处理器

查看一个最新版本的完整规范，查看您可以在内部找到的缓存类型的示例。 但重要的不仅仅是缓存的数量，还有缓存的性质。最新的CPU具有3级（L3），8路内存类型（与过去的2或4路相比），提供对8个虚拟内核的同步访问。 缓存离cpu越近，速度就越快。 一级缓存（速度越快、成本越高）用于每个物理核心，二级缓存或多或少用于线程，三级缓存用于与主内存的DMA通道（缓冲）通信

缓存越多，“缓存命中未命中”越少。未命中（错误）的数量与CPU周期（以Mhz为单位的速度）和缓存量有关

根据统计数据，如果超过某个特定的限制，则增加缓存的数量只会带来一点性能改进，甚至没有因此，CPU的成本只会增加一点点改进。 缓存的数量必须考虑性能改进和成本之间的比率。 同样的原因也解释了为什么在高端CPU上可以找到更多的ram

随着时间的推移，ram的速度也在提高，因此缓存的数量对CPU性能的重要性不如过去那么重要

关于这一主题的完整文章，我推荐。

Big-many-core Intel CPU（Xeon）每个核有1.5或2MB的共享L3，通过相同的环形总线连接，这些核心用于相互通信。这些CPU中最大的一个拥有超过30MB的L3。在服务器之外，Broadwell在一些型号中引入了eDRAM 128MiB L4缓存。它对集成GPU、压缩算法和其他内存密集型CPU工作（工作集介于8MiB和128MiB之间）有很大的不同。Skylake将eDRAM重新安排为内存侧缓存（甚至可以缓存DMA），但它在任何桌面Skylake芯片中都不可用：（（）大型多核Intel CPU（Xeon）每个核心有1.5或2MB的共享L3，通过核心用来相互通信的同一环形总线连接。这些CPU中最大的一个拥有超过30mB的L3。在服务器之外，Broadwell在一些型号中引入了eDRAM 128MiB L4缓存。这对集成GPU和压缩算法都有很大的不同nd其他内存密集型CPU使用8MB和128MiB之间的工作集工作。Skylake将eDRAM重新安排为内存侧缓存（甚至可以缓存DMA），但它在任何桌面Skylake芯片中都不可用：((((