makefile中的shell语法
我在linux内核的makefile中的shell语法,makefile,Makefile,我在linux内核的Makefile中看到了上述内容 在大多数其他脚本语言AFAIK中，它看起来不像常规的if语句 甚至在其他地方也没有endif结束标记 它是如何工作的？ 这是可能的，并且有一个endif（最终你需要一些东西来关闭条件块；如果没有，我想文件的其余部分就是条件块的一部分）。与其他语言中常见的常规条件的唯一真正区别在于，这些条件只计算一次——在实际执行makefile之前。所以它们就像预处理器定义，而不像真正的脚本语言。我不确定这一点得到了多大程度的支持（即，在非GNU的情况下，做
Makefileifendif这是可能的，并且有一个endif（最终你需要一些东西来关闭条件块；如果没有，我想文件的其余部分就是条件块的一部分）。与其他语言中常见的常规条件的唯一真正区别在于，这些条件只计算一次——在实际执行makefile之前。所以它们就像预处理器定义，而不像真正的脚本语言。我不确定这一点得到了多大程度的支持（即，在非GNU的情况下，做出替代方案）。但这看起来是一个有趣的替代方法，可以代替使用shell脚本/configure/cmake/等来实现简单的条件和决策。
ifeq$KBUILD\u SRCifeqifneqendifmake而且。。。如前所述，make使用两个阶段，第一个阶段解析Makefile并展开所有宏、include等。它还计算条件。因此，之后将根据条件和其他包含的makefile创建所有目标。在第二阶段，make使用目标及其依赖项（在其他目标上）实际执行命令（例如构建内核）。遇到的第一个目标被用作“父目标”，除非make命令包含一个或多个“父目标”-您具体不了解什么？（在它后面的某个地方有一个
endif$（if$（KBUILD\u EXTMOD），：$（KBUILD\u EXTMOD））$（KBUILD\u EXTMOD）：$（KBUILD\u EXTMOD）：$（KBUILD_EXTMOD）：ifeq ($(KBUILD_SRC),)