Memory 在SB_RAM2048x2 ROM中加载.hex文件，并在BRAM内存中加载.hex文件

我不知道iCE40设备的SB_RAM2048x2内存使用情况。我发现一个内存初始化文件iceimage.hex正在加载到ram.v中，ram.v正在其他verilog文件中使用。我想使用bram而不是这个ram.v，这样我就可以在zynq fpga（zybo板）中使用bram。我不太怀疑，是否可以在zynq fpga（zybo板）中直接使用SB_RAM2048x2（在ram.v中提到）？或者它仅适用于iCE40设备。

SB_RAM2048x2是iCE40特定的原语，在Zynq上不起作用

例如，您很可能希望使用Verilog数组推断内存

reg [1:0] mem[0:2047];
always @(posedge clk) begin
    if (wen) mem[waddr] <= wdata;
    rdata <= mem[raddr];
end

reg[1:0]mem[0:2047]；
始终@（posedge clk）开始
如果（wen）mem[waddr]打开mecrisp ice 0.8文件夹，在内存中加载icecream.hex文件，您可能会发现一个python文件。通过运行python文件，您可以生成ram.v。基本上，我有一个名为abc.hex的内存初始化文件。如何将内存文件加载到定义的verilog数组中？它是否可合成？我想将指令数据加载到内存中，并在zynq fpga上用处理器运行它。你有什么建议？它是可合成的，但请记住，合成时合成器会读取文件，然后有效地烘焙到比特流中。如果您想从Zynq的ARM内核动态加载内存，您需要在内存中实现一个AXI从端口。很抱歉，我无法理解我已经推断出内存reg[7:0]mem[0:4095]；始终@（posedge clk）如果（wen）mem[waddr]开始