Memory 最新Intel处理器中的IMC（集成内存控制器）体系结构
我一直在研究服务器应用程序的Xeon体系结构。我看到Xeon支持四通道架构，每个通道有3个DIMM。我附上了英特尔至强数据表中的一页 我是从以下方面得到的： 第392页第4.4节 我对关于DRAM控制器共享一个公共地址解码和DMA引擎的说法表示怀疑Memory 最新Intel处理器中的IMC（集成内存控制器）体系结构,memory,intel,xeon-phi,Memory,Intel,Xeon Phi,我一直在研究服务器应用程序的Xeon体系结构。我看到Xeon支持四通道架构，每个通道有3个DIMM。我附上了英特尔至强数据表中的一页 我是从以下方面得到的： 第392页第4.4节 我对关于DRAM控制器共享一个公共地址解码和DMA引擎的说法表示怀疑 如果Xeon处理器上有4个内核，我是否能够同时访问4个DDR通道？例如，我可以使用一个CPU内核同时写入DDR通道1和另一个CPU内核同时读取DDR通道2吗 控制器共享一个公共地址解码 我还假设上面的语句意味着我可以一次为一个通道使用DMA引
- 如果Xeon处理器上有4个内核，我是否能够同时访问4个DDR通道？例如，我可以使用一个CPU内核同时写入DDR通道1和另一个CPU内核同时读取DDR通道2吗
- 我还假设上面的语句意味着我可以一次为一个通道使用DMA引擎