Verilog系统中随机数发生器的现状_Verilog_Verification_Register Transfer Level_System Verilog

Verilog系统中随机数发生器的现状

verilog system-verilog

Verilog系统中随机数发生器的现状,verilog,verification,register-transfer-level,system-verilog,Verilog,Verification,Register Transfer Level,System Verilog,如何在系统verilog中获取随机数生成器的当前状态或当前种子？？？使用get\u randstate（），其定义为 function string get_randstate(); 从SystemVerilog 2012语言规范： get\u randstate（）方法返回与给定对象关联的RNG内部状态的副本。RNG状态是一个未指定长度和格式的字符串。字符串的长度和内容取决于实现请注意，SystemVerilog将为每个线程和对象创建单独的RNG，因此您将看到来自不同对象的不同结果例如：

如何在系统verilog中获取随机数生成器的当前状态或当前种子？？？

使用

get\u randstate（）

，其定义为

function string get_randstate();

从SystemVerilog 2012语言规范：

get\u randstate（）

方法返回与给定对象关联的RNG内部状态的副本。RNG状态是一个未指定长度和格式的字符串。字符串的长度和内容取决于实现

请注意，SystemVerilog将为每个线程和对象创建单独的RNG，因此您将看到来自不同对象的不同结果

例如：

t1 = new;
t2 = new;
$display(t1.get_randstate());
$display(t2.get_randstate());

来自Incisive的样本输出：

svseed=1 ; 5864a323c57f14c ; 
svseed=1 ; bbfc1b9e8eb663ae ;