VHDL进程-需要多少触发器

关于一个简单的问题， 我知道这是一般性的，但这正是为什么我要问

如果我用vhdl编写代码，并使用以这种方式启动的流程：

Process(clk,x,y,x)
begin
...
end process

有没有什么方法可以让我不用保存x，y，z值？按照我的理解，如果我不保存它们，我就不能说其中一个是否发生了变化，这意味着我必须保存它们

---

我和一个大学的朋友在写作业，我们有不同的意见。非常感谢您的帮助

这完全取决于你的需要

如果你不知道——当你用VHDL为FPGA、CPLD等做一些项目时，你必须忘记你对编程的了解，因为你是在设计硬件，而不是软件。通常，如果不总是，您不必保存这些值，例如，当您制作组合电路时。在这种情况下，您不关心以前是什么，而只关心该值当前是什么。看看一些有限状态机，它们有组合逻辑的过程

---

最后——若你们把时钟放在灵敏度列表中，这意味着你们希望它是同步的，并且进程只会在这个时钟的某个边缘启动，所以把更多的信号放在它上面（重置除外）是毫无意义的。

这完全取决于你们的需要

如果你不知道——当你用VHDL为FPGA、CPLD等做一些项目时，你必须忘记你对编程的了解，因为你是在设计硬件，而不是软件。通常，如果不总是，您不必保存这些值，例如，当您制作组合电路时。在这种情况下，您不关心以前是什么，而只关心该值当前是什么。看看一些有限状态机，它们有组合逻辑的过程

最后——若你们把时钟放在灵敏度列表中，这意味着你们希望它是同步的，并且进程只会在这个时钟的某个边缘启动，所以把更多的信号放在它上面（重置除外）是毫无意义的