我想在vhdl中为一个输入命令两个信号

我想为一个输入（勾号）设置两个信号（溢出1和设置1）

所以我想填补这个空白。我希望你能理解我的问题。

---

谢谢

假设tick是一个输入端口，overflow1和set1是std_逻辑，那么在VHDL-2008中，您可以执行

overflow1或set1

---

在以前的VHDL版本中，比如VHDL-2002和之前的版本，您必须生成一个内部临时信号，比如

temp Ok，这样您就可以看到我的问题了。我已经尝试了第一种方法，但失败了，所以我想我使用的是旧版本。如何发出内部温度信号？在
架构之后。。。是
，定义新信号，然后在
内开始。。。结束
assign value。它已经尝试发出这个信号：“signal temp:STD_LOGIC；”，然后是赋值：“temp temp”，@Alex Heintz:你能多分享一些你的代码（以及你收到的实际错误消息）吗？这样我们就可以提供更多帮助了。莫滕茨克和邱的回答应该是可以的。
counter2 : counter
generic map (border => 5, width => 4)
port map (RST => RST,
       tick => overflow1 [...] set1, -- overflow1 and set1 are these signals  
   enable => SW0,
       x => count2,
   overflow => overflow2);