X86 MSROM程序中的条件跳转指令？
这涉及到一个问题 但仔细想想，在现代intel CPU上，SEC阶段是在微码中实现的，这意味着会有一个检查，即使用烧入密钥来验证PEI ACM上的签名。如果它不匹配，那么它需要做一些事情，如果它匹配，那么它需要做其他事情。如果这是作为MSROM过程实现的，则必须有一种分支方式，但前提是MSROM指令没有RIP 通常，当分支预测失误时，当指令失效时，ROB将检查异常代码，从而将指令长度添加到ROB行的RIP中，或者只使用下一个ROB条目的IP，这将导致前端在分支预测更新中重新定位到该地址。在BOB中，这个功能现在已经被借给了跳转执行单元。显然，MSROM例程不会发生这种情况，因为前端与之无关X86 MSROM程序中的条件跳转指令？,x86,intel,cpu-architecture,branch-prediction,micro-architecture,X86,Intel,Cpu Architecture,Branch Prediction,Micro Architecture,这涉及到一个问题 但仔细想想，在现代intel CPU上，SEC阶段是在微码中实现的，这意味着会有一个检查，即使用烧入密钥来验证PEI ACM上的签名。如果它不匹配，那么它需要做一些事情，如果它匹配，那么它需要做其他事情。如果这是作为MSROM过程实现的，则必须有一种分支方式，但前提是MSROM指令没有RIP 通常，当分支预测失误时，当指令失效时，ROB将检查异常代码，从而将指令长度添加到ROB行的RIP中，或者只使用下一个ROB条目的IP，这将导致前端在分支预测更新中重新定位到该地址。在BOB
我的想法是，有一个特定的跳转指令，只有MSROM例程可以发出，跳转到MSROM中的不同位置，并且可以配置为MSROM分支指令总是被预测而不是执行，当分支执行单元遇到该指令并执行分支时，它生成一个异常代码，可能会将特殊的跳转目标连接到该代码，并且在失效时发生异常。或者，执行单元可以处理它，它可以使用BOB，但我的印象是，BOB是由分支指令RIP索引的，然后还有一个事实，生成MSROM代码的异常通常在失效时处理；分支预测失误不需要MSROM，我认为所有操作都是在内部执行的。微码分支显然是特殊的 根据Andy Glew对原始P6（）的描述，Intel的P6和SnB系列不支持微码分支的动态预测。考虑到SnB系列
reprep movsb微代码指令在uop缓存中占据一整行当它到达IDQ的前端时，它将接管发布/重命名阶段，直到完成微码UOP的发布。（有关更多详细信息，以及来自性能事件描述（如
idq.dsb_uopsreprep movrep movsrep movsbimulimulrep movsbrep movsdRS\u事件来测量的。空的\u end:urep movsb其他\u辅助。任何：urep scas