X86 单个核心能否同时执行多个比较/添加操作?

X86 单个核心能否同时执行多个比较/添加操作?,x86,cpu-architecture,X86,Cpu Architecture,我想知道一个CPU核心是否可以同时并行执行多个x86比较和添加操作 所以如果我写了这样的东西 Compare X y Compare y z Add X y Add q p 比较会同时运行吗?加法会同时运行吗?是的,前提是CPU有2个空闲比较器/2个加法器,数据彼此独立,并且指令调度器可以同时向两个单元传送数据。这就是工作原理。所有来自P5奔腾的x86 CPU以及所有现代CPU都是超标量的 这就是为什么新的微体系结构比旧的微体系结构运行得更快的原因之一,尽管时钟周期和内核数量仍然相同,因为它们

我想知道一个CPU核心是否可以同时并行执行多个x86比较和添加操作

所以如果我写了这样的东西

Compare X y
Compare y z
Add X y
Add q p

比较会同时运行吗?加法会同时运行吗?

是的,前提是CPU有2个空闲比较器/2个加法器,数据彼此独立,并且指令调度器可以同时向两个单元传送数据。这就是工作原理。所有来自P5奔腾的x86 CPU以及所有现代CPU都是超标量的

这就是为什么新的微体系结构比旧的微体系结构运行得更快的原因之一,尽管时钟周期和内核数量仍然相同,因为它们可以有更多的执行单元、更大的单元、更大的缓存、同时运行更多的指令以及许多其他改进。比如说

当前的x86处理器每个时钟周期可以提供3条指令。然而,Conroe的架构可以同时获取、分派、执行和退出多达四条完整指令,比奔腾4 CPU提高33%

由于使用了微操作和宏融合,很难定义一个明确的值。然而,对于一些粗略的比较。e、 g.对于由两条带内存源的加法指令、一条乘法指令和一条宏融合dec和分支指令组成的循环,它可以维持每时钟吞吐量1次迭代

另见 这是一篇介绍流水线、超标量、无序执行的好文章。 ,带有方框图。他为早期的情报机构写过书,哈斯韦尔。以及一些AMD微体系结构。
是的,如果CPU有2个空闲比较器/2个加法器,则数据彼此独立,指令调度器可以同时向这两个单元发送指令。这就是工作原理。所有来自P5奔腾的x86 CPU以及所有现代CPU都是超标量的

这就是为什么新的微体系结构比旧的微体系结构运行得更快的原因之一,尽管时钟周期和内核数量仍然相同,因为它们可以有更多的执行单元、更大的单元、更大的缓存、同时运行更多的指令以及许多其他改进。比如说

当前的x86处理器每个时钟周期可以提供3条指令。然而,Conroe的架构可以同时获取、分派、执行和退出多达四条完整指令,比奔腾4 CPU提高33%

由于使用了微操作和宏融合,很难定义一个明确的值。然而,对于一些粗略的比较。e、 g.对于由两条带内存源的加法指令、一条乘法指令和一条宏融合dec和分支指令组成的循环,它可以维持每时钟吞吐量1次迭代

另见 这是一篇介绍流水线、超标量、无序执行的好文章。 ,带有方框图。他为早期的情报机构写过书,哈斯韦尔。以及一些AMD微体系结构。
SnB系列管道发行/更名的最窄点是4个微熔UOP宽。但是,是的,SnB每个时钟可以支持6个未使用的域UOP,而SKL可以支持7个。英特尔从不使用宏操作这个术语,AMD称之为推土机系列操作。尤其是与奔腾4相比,AMD CPU将大多数指令解码为比Intel更少的操作,因此他们将宏操作称为宏操作,而不是微操作,以推广这样一个事实,即在P4天内,他们的CPU在每一次操作和每一次循环中都做得更多。我认为,对于Ryzen,AMD也在呼吁微操作。SnB家族管道发行/重命名的最窄点是4个微熔合UOP宽。但是,是的,SnB每个时钟可以支持6个未使用的域UOP,而SKL可以支持7个。英特尔从不使用宏操作这个术语,AMD称之为推土机系列操作。尤其是与奔腾4相比,AMD CPU将大多数指令解码为比Intel更少的操作,因此他们将宏操作称为宏操作,而不是微操作,以推广这样一个事实,即在P4天内,他们的CPU在每一次操作和每一次循环中都做得更多。我认为,对于Ryzen,AMD也在调用微操作。也可以看到,如果指令是独立的,单个内核可以找到并行性并并行运行指令。我的回答解释了它是如何工作的。同样,如果指令是独立的,单核可以找到并行性并并行运行指令。我的回答解释了其中的一些原理。