C DMA写入已分配内存会在第一次写入时丢失前两个地址
我正在玩带有FPGA的ZYNQ7（双核ARM）。FPGA设计有一个32位计数器，以256个数据包为单位，通过DMA控制器访问DDR 在处理器1的C代码中，我运行一个LWIP应用程序，通过以太网连接到我的pc。 在那里，我为DMA事务分配ram内存。指针的地址通过共享内存传递到第二个内核C DMA写入已分配内存会在第一次写入时丢失前两个地址,c,arm,fpga,xilinx,C,Arm,Fpga,Xilinx,我正在玩带有FPGA的ZYNQ7（双核ARM）。FPGA设计有一个32位计数器，以256个数据包为单位，通过DMA控制器访问DDR 在处理器1的C代码中，我运行一个LWIP应用程序，通过以太网连接到我的pc。 在那里，我为DMA事务分配ram内存。指针的地址通过共享内存传递到第二个内核 #define RCVADDR 0x1ef00002 u32_t * send=NULL; u32_t* addr = (uint32_t*)RCVADDR; //Allocating the memory o
#define RCVADDR 0x1ef00002
u32_t * send=NULL;
u32_t* addr = (uint32_t*)RCVADDR;
//Allocating the memory once initially
if(send==NULL){
send=malloc(256*sizeof(uint32_t));
}
*addr = (uint32_t)send;
//starting the DMA on Core 2
*getdma=1;
#define GetDMA 0x1ef00001
#define DONEDMA 0x1ef00003
uint8_t* getdma = (uint8_t*)GetDMA;
uint32_t* addr=(uint32_t*)RCVADDR;
while(1){
if(*getdma == 1){
StartDMATransfer(*addr, 2048); // The Number 2048 is the number Of Transfered Packets. It has to be at least the amount of Packets my Counter transfers in chunks. The design has a packet end indicator on its own. So 256 or bigger works the same as 256
*getdma =0;
Xil_DCacheFlush();
}
}
void send_data(){
int ip_addr[4];
u8_t i=0;
char * token = strtok(ip,".");
ip_addr[0] = atoi(token);
while(token != NULL){
ip_addr[++i]=atoi(strtok(NULL,"."));
}
Xil_DCacheFlushRange(send, 256*sizeof(uint32_t));
//sleep(0.5);
connect(ip_addr,atoi(port));
}