Import 如何在VHDL中正确导入常量

在我们的VHDL项目中，我们有一个包含常量的.VHDL文件，我不知道如何正确访问它们。在包“packages”中可以找到以下行，包含所有常量的文件称为parameters.vhdl

constant param_ticks_per_second : unsigned(31 downto 0) := to_unsigned(12500000, 32); 

然后在一个名为“entities”的包中，有一个文件定义了名为clock_divider-entity.vhdl的实体的黑盒，其中包含这一行

generic(ticks_per_second : unsigned(31 downto 0));

最后，还有一个文件定义了实体的体系结构，我想在其中编写以下代码行

constant c_reload_value : ticks_per_second := param_ticks_per_second;

如何将带有常数的文件中的param_ticks_每秒导入架构文件？我的modelsim项目名为tp78，我尝试了以下语法

library tp78;
use tp78.parameters.all;

---

但是编译器会生成与体系结构文件中常量定义相关的错误。是否有人可以建议此案例的解决方案？

提供一个解决方案，以避免误解，包括错误消息。错误消息说明了什么？当您使用

无符号

时，是否在常量包中导入了std_numeric？