Intel fpga 如何在Quartus中分别调试原理图文件和项目文件?
我有一个Quartus II项目,配置为与Cyclone II一起使用。我有一个设计,我正试图用模拟工具调试。如果我能在设计中的每个符号块后插入输出管脚,看看我把事情弄糟了,那就太好了。但如果我这样做,Quartus抱怨说它不能适合设备上的设计。我怎样才能克服这个问题Intel fpga 如何在Quartus中分别调试原理图文件和项目文件?,intel-fpga,quartus,Intel Fpga,Quartus,我有一个Quartus II项目,配置为与Cyclone II一起使用。我有一个设计,我正试图用模拟工具调试。如果我能在设计中的每个符号块后插入输出管脚,看看我把事情弄糟了,那就太好了。但如果我这样做,Quartus抱怨说它不能适合设备上的设计。我怎样才能克服这个问题 有没有办法创建某种通用项目,而不是绑定到设备,这样我就可以测试逻辑了?当您尝试执行完整的编译过程(设计编译、计时分析等)时,您会遇到此错误。但是,如果您只是想模拟逻辑的工作方式,就不需要它 解决方案: 打开任务窗口(视图>实用程序
有没有办法创建某种通用项目,而不是绑定到设备,这样我就可以测试逻辑了?当您尝试执行完整的编译过程(设计编译、计时分析等)时,您会遇到此错误。但是,如果您只是想模拟逻辑的工作方式,就不需要它 解决方案:
视图>实用程序窗口>任务
)编译
,门级模拟
n,RTL模拟
,完整设计
)RTL模拟
。此流程仅包含两个任务:分析和细化
和模拟当您仅执行这两项任务时,Quartus没有检查(未使用fitter)您的逻辑是否适合设备。不幸的是,它无法模拟,并说“无法继续计时模拟,因为缺少设计的延迟注释信息”。“经典计时器分析”任务也会触发“装配工”任务。@Valya:您可以执行功能模拟。计时模拟不会像你提到的那样起作用。