Logic 在0到9的JK二进制计数器中，为什么与非门连接到第二个和第四个J-K触发器，而不是第一个和第四个？

在使用4个J-K触发器（计数从0到9）的二进制计数器设计中，当第二个触发器和第四个触发器的输出等于0时，触发器复位。既然二进制9是1001，为什么NAND连接到这2个输出，而不是第一个和第四个输出，因为第一个和第四个位是1

电路图：

---

（第二个）。

这些触发器上的RST输入是异步解释的（独立于CLK）。如果在输出的二进制9上触发它，计数器将立即重置为0。要在输出为9的情况下获得完整的时钟周期，您需要在10（即1010）上触发重置。

这个问题似乎与主题无关，因为它是关于数字电路设计（try）的。