System verilog 是否有任何工具或EDA可以轻松使用systemverilog？_System Verilog_Uvm

System verilog 是否有任何工具或EDA可以轻松使用systemverilog？

system-verilog

System verilog 是否有任何工具或EDA可以轻松使用systemverilog？,system-verilog,uvm,System Verilog,Uvm,当我使用systemverilog时，我找不到一个好的IDE来显示特定对象的方法，因为systemverilog是一种OOP。所以我想知道是否有任何易于使用的IDE或systemverlog代码工具，也可以构建测试台不完全是您要搜索的内容，但您可以查看一个visual studio代码插件：确实存在可以为SystemVerilog提供所需功能的工具。尝试搜索SystemVerilog IDE。（综合发展环境）

当我使用systemverilog时，我找不到一个好的IDE来显示特定对象的方法，因为systemverilog是一种OOP。所以我想知道是否有任何易于使用的IDE或systemverlog代码工具，也可以构建测试台

不完全是您要搜索的内容，但您可以查看一个visual studio代码插件：

确实存在可以为SystemVerilog提供所需功能的工具。尝试搜索SystemVerilog IDE。（综合发展环境）