Verilog 型号Sim-无法向项目中添加新文件_Verilog_Modelsim_Intel Fpga

Verilog 型号Sim-无法向项目中添加新文件

verilog

Verilog 型号Sim-无法向项目中添加新文件,verilog,modelsim,intel-fpga,Verilog,Modelsim,Intel Fpga,我正在尝试使用Model Sim向新的Verilog项目添加文件。创建新项目时，我无法看到将文件添加到项目的选项在项目界面中，当我选择向项目添加新文件时，无法看到任何弹出窗口操作系统：Windows 10 64位软件：ModelSim Altera 10.1d（Quartus | | 13.0）我已将Windows兼容性更改为Windows 7，因为该软件仅支持Windows 7.1和Windows 8.1 请给我一些提示，如果windows 10 for Verilog推荐使用任何其他

我正在尝试使用Model Sim向新的Verilog项目添加文件。创建新项目时，我无法看到将文件添加到项目的选项

在项目界面中，当我选择向项目添加新文件时，无法看到任何弹出窗口

操作系统：Windows 10 64位软件：ModelSim Altera 10.1d（Quartus | | 13.0）

我已将Windows兼容性更改为Windows 7，因为该软件仅支持Windows 7.1和Windows 8.1

请给我一些提示，如果windows 10 for Verilog推荐使用任何其他软件，我欢迎您的建议。

如果您右键单击

项目

选项卡，您可以添加文件和其他内容

您还可以使用命令行界面：

project addfile <filename>

项目添加文件

来源：Questa Sim（与ModelSim相同）命令参考手册：