将fpga输入时钟转换为我的verilog代码
我必须获取fpga中已经生成的内部时钟，并将其提供给输出变量。如何用verilog代码获取内部时钟？将fpga输入时钟转换为我的verilog代码,verilog,clock,fpga,Verilog,Clock,Fpga,我必须获取fpga中已经生成的内部时钟，并将其提供给输出变量。如何用verilog代码获取内部时钟？ 有人告诉我fpga板内部产生100MHz。我怎样才能把时钟信号输入我的verilog代码 您的问题还不完全清楚，但听起来好像您在fpga上有一个内部生成的时钟，它不是100 MHz，您想从所述内部生成的时钟生成100 MHz时钟？我很难相信您的fpga中真的有一个内部生成的时钟（我打赌您有一个连接到fpga的外部振荡器）。这说明了几乎所有的FPGA（我敢打赌，所有的FPGA——没有听说过现代的F
有人告诉我fpga板内部产生100MHz。我怎样才能把时钟信号输入我的verilog代码 您的问题还不完全清楚，但听起来好像您在fpga上有一个内部生成的时钟，它不是100 MHz，您想从所述内部生成的时钟生成100 MHz时钟？我很难相信您的fpga中真的有一个内部生成的时钟（我打赌您有一个连接到fpga的外部振荡器）。这说明了几乎所有的FPGA（我敢打赌，所有的FPGA——没有听说过现代的FPGA没有）都有一些时钟倍增器电路，它允许您获取时钟输入并对其进行操作（例如，改变频率、相位、极性等）。在xilinx FPGA上，此块称为DCM，可通过coregen轻松配置。如果你能提供更多的细节/清晰度，我相信人们可以帮助你找到你想要的东西。你的问题不完全清楚，但听起来好像你在fpga上有一个内部生成的时钟，它不是100 MHz，你想从所说的内部生成的时钟生成100 MHz时钟？我很难相信您的fpga中真的有一个内部生成的时钟（我打赌您有一个连接到fpga的外部振荡器）。这说明了几乎所有的FPGA（我敢打赌，所有的FPGA——没有听说过现代的FPGA没有）都有一些时钟倍增器电路，它允许您获取时钟输入并对其进行操作（例如，改变频率、相位、极性等）。在xilinx FPGA上，此块称为DCM，可通过coregen轻松配置。如果您提供更多的细节/清晰度，我相信人们可以帮助您获得所需的信息。您可以使用PLL模块（通过FPGA合成工具生成）。在这里，这个锁相环可以接受1个输入时钟，并且可以产生多达5个输出时钟。现在，您可以将任何输出时钟信号分配给主设计（即DUT）您可以使用PLL模块（通过FPGA合成工具生成）。在这里，这个锁相环可以接受1个输入时钟，并且可以产生多达5个输出时钟。现在，您可以将任何输出时钟信号分配给主设计（即DUT）这可能更适合。如果您告诉我们您的电路板是什么，您使用的FPGA是什么，这可能会有所帮助。你的问题也不清楚你到底在问什么，获取本地生成的时钟就像将创建时钟的块的输出连接到设计的时钟输入一样简单，但是如果你想生成不同的频率，然后，在创建要生成的100MHz之前，这取决于您拥有的FPGA类型和时钟的输入频率。这可能更适合。如果您告诉我们您的电路板是什么，您使用的FPGA是什么，这可能会有所帮助。你的问题也不清楚你到底在问什么，获取本地生成的时钟就像将创建时钟的块的输出连接到设计的时钟输入一样简单，但是如果你想生成不同的频率，然后，在创建要生成的100MHz之前，它取决于您拥有的FPGA类型和时钟的输入频率。