“声明变量和拆分”;下至;用VHDL语言
我在一份声明中有类似的内容“声明变量和拆分”;下至;用VHDL语言,vhdl,Vhdl,我在一份声明中有类似的内容 GPIO_1 : out std_logic_vector(35 downto 22); 它很好用。对于诊断,我想将我的分解为。例如,如果我想跳过30。怎么写呢 GPIO_1 : out Std_logic_vector(35 downto 31, 29 downto 22); 你不能。因此,任何一方都会写道: GPIO_1a : out Std_logic_vector(35 downto 31); GPIO_1b : out Std_logic_vecto
GPIO_1 : out std_logic_vector(35 downto 22);
它很好用。对于诊断,我想将我的分解为。例如,如果我想跳过30。怎么写呢
GPIO_1 : out Std_logic_vector(35 downto 31, 29 downto 22);
你不能。因此,任何一方都会写道:
GPIO_1a : out Std_logic_vector(35 downto 31);
GPIO_1b : out Std_logic_vector(29 downto 22);
或者可以通过写入以下内容来使用串联:
GPIO_1 : out Std_logic_vector(34 downto 22);
...
GPIO_1 <= some_internal_signal(35 downto 31) & some_internal_signal(29 downto 22);
GPIO_1:out标准逻辑_向量(34到22);
...
GPIO_1???你能告诉我你想要什么吗,因为我不明白你真正想要什么。谢谢。我想需要两行。我正在寻找一个简单的诊断修复程序。