VHDL中的内存映射指令/数据内存。
我正在设计一个基于MIPS的处理器，我的任务是创建一个指令内存和数据内存，内存映射如下 您的指令内存应该使用32位输出的“altsyncram”组件实现 总线，8位地址总线，256字容量，并映射到从 地址0x00400000 您的数据内存应该使用“altsyncram”组件（32位输入/输出）实现 总线，8位地址总线，256字容量，并映射到从 地址0x10000000。您的数据内存还应该具有ram启用、写启用和字节 启用信号VHDL中的内存映射指令/数据内存。,vhdl,memory-mapping,Vhdl,Memory Mapping,我正在设计一个基于MIPS的处理器，我的任务是创建一个指令内存和数据内存，内存映射如下 您的指令内存应该使用32位输出的“altsyncram”组件实现 总线，8位地址总线，256字容量，并映射到从 地址0x00400000 您的数据内存应该使用“altsyncram”组件（32位输入/输出）实现 总线，8位地址总线，256字容量，并映射到从 地址0x10000000。您的数据内存还应该具有ram启用、写启用和字节 启用信号 然而，我不知道如何在VHDL中实现这一点 altsyncram是Alt
然而，我不知道如何在VHDL中实现这一点 altsyncram是Altera中提供的一种超大功能。您需要首先在项目下的Quartus II软件中创建它 你的问题范围太大，一篇文章回答不了 mips微处理器有多个部件。采用四级流水线设计了一种通用RISC微处理器 1） Fetch指令：在这里，指令从程序内存加载并推入管道 2） 解码指令：这里从1）推送的信息在这里解码。例如，如果指令为$1 add$2（寄存器1加寄存器2），则它将被推入管道进行处理 3） 执行指令：此处信息通过ALU执行。它可以是算术运算、分支比较等 4） 内存写回：如果信息未在通用寄存器集中使用，则将信息写回存储信息的数据内存 您的问题提示设计指令获取阶段或内存写回阶段。如果你不熟悉VHDL，那么你应该先学习它
如果你试图在学习计算机体系结构设计的同时学习VHDL，那么我认为你错了，因为这可能是你在大学里遇到的最难的课程之一。您可以尝试使用BDF查看原理图设计。作业？如果你真的想学习如何设计CPU，包括内存映射内存，你可能想看看之前的答案中的一些很好的参考资料。这是一个实验室。好的，谢谢！我来看看。你的任务是单周期实施。Morten的参考是做一个流水线版本，这是学习过程中的一个自然过程。32位MIPS VHDL模型中描述和显示了一个单周期实现，与您当前的作业不同（课程文本非常详细）。请注意EEL-4713C中关于学术诚信的部分，它为此处的回答着色。问一些具体的问题，这不是学习VHDL的地方。