Assembly 突发模式定义

我在读计算机组织，在内存一章中提到“SDRAM有多种操作模式，例如可以指定不同长度的突发模式。”有人能详细说明突发模式是什么吗

---

我对此感到困惑的主要原因是，在I/O章节中，突发模式被定义为DMA可以直接访问主存以传输数据块的模式，但这一定义对前面提到的内存章节中的内容没有实际意义。。。谷歌给出的定义也略有不同

---

---

突发模式是当您向内存发送一个地址时，而不是只读取/写入指定地址的数据，而是读取/写入一些连续位置（通常为4或8）

---

大多数当前的处理器（甚至是许多稍旧的处理器）都有某种板载缓存，因此典型的读写操作将针对给定缓存线中的所有数据。使用突发读/写允许您在仅指定其起始地址后读取/写入整个缓存线，而不是读取一个字，然后发送下一个地址以读取下一个字，以及仅读取缓存线中的所有数据。

SDRAM芯片不是线性组织的，而是作为“行”和“列”组织的。在芯片中输入行值，然后输入列值，然后从芯片中读取或写入实际数据。这使得访问每个字所用的引脚更少，同时仍然允许芯片容纳数百万个字

---

“突发模式”是指设置行和列，然后使用单独的信号推进列，允许依次访问每个字，而无需每次设置行和列。

谢谢，所以它与DMA直接访问主存无关？也就是说，处理器可以是读取/写入数据的处理器？@rrazd:是的。事实上，所有对现代内存（DDR2、DDR3等）的访问都处于突发模式——它们不支持任何非突发模式。如果您只需要突发的一部分，则可以启动突发模式操作，然后在完成所需操作后中止该操作。这是相当不寻常的，虽然。DMA（突发模式或其他）是非常过时的。在PCI之前，PC/AT总线（以及其他总线）有单独的线路来表示内存事务、I/O事务和读/写。DMA的工作原理是在一个时钟内同时断言其中两个从内存读取并写入I/O（反之亦然）。PCI编码这些，而不是使用单独的行，所以它不能做DMA。在PCI上，通常会看到总线主控。我不知道（甚至合理地）当前使用的任何总线能够支持DMA（尽管我也没有记住存在的每一条总线的所有细节…）