Fpga ChipScope错误-在缓冲区中找不到触发器标记_Fpga_Xilinx_Virtex_Xilinx Ise

Fpga ChipScope错误-在缓冲区中找不到触发器标记

Fpga ChipScope错误-在缓冲区中找不到触发器标记,fpga,xilinx,virtex,xilinx-ise,Fpga,Xilinx,Virtex,Xilinx Ise,有人在ChipScope中提到数据错误、触发错误或上传错误吗？我正在使用IP核心流的ChipScope（来自ISE14.7）。因此，我创建了15个不同的图标IP核作为ngc文件，并将它们全部封装在一个VHDL模块中。此模块由通用选择，ngc文件应实例化。因此，我可以轻松地选择活动VIO/ILA内核的数量目前，我的项目有2个VIO核和5个ILA核，在Kintex-7 325T上使用大约190个区块（总共超过400个区块）。当触发事件发生时，我有时会得到警告，即缓冲区中找不到触发标记。数据缓冲区

有人在ChipScope中提到数据错误、触发错误或上传错误吗？

我正在使用IP核心流的ChipScope（来自ISE14.7）。因此，我创建了15个不同的图标IP核作为ngc文件，并将它们全部封装在一个VHDL模块中。此模块由通用选择，ngc文件应实例化。因此，我可以轻松地选择活动VIO/ILA内核的数量

目前，我的项目有2个VIO核和5个ILA核，在Kintex-7 325T上使用大约190个区块（总共超过400个区块）。当触发事件发生时，我有时会得到警告，即缓冲区中找不到触发标记。数据缓冲区可能已损坏。或数据上传错误

此错误与触发模式（正常触发事件、立即触发、启动触发）无关。它主要发生在单元4上（91位数据*32k深度+4个单元中的每个单元3个触发端口）。据我所知，上传进度条可以以1%到95%的任何百分比停止

此外，我还收到数百条此类警告：

Xst - Edge .../TransLayer_ILA2_ControlBus<14> has no source ports and will not be translated to ABC.

Xst-Edge…/TransLayer_ILA2_ControlBus没有源端口，将不会转换为ABC。

我的谷歌研究：忽略它们：）

XST中还有一个错误：此警告没有ID，无法过滤：(

到目前为止，我试图解决此问题：

降低/提高JTAG速度->无效果（程序设备不受影响）
重新编译的ip核心/新ngc文件
减小ILA窗口大小

那会是什么呢

注意：所有计时都已满足。

我找到了问题和解决方案

问题是：我更改了一个ILA coregenerator文件的名称及其内容（使用编辑器修改了内部名称）。但我错过了一个参数，因此CoreGen以旧名称生成了一些源。另一个ILA core仍在使用该文件，因此其中一个被覆盖

解决方案：我打开了每个ILA xco文件和每个cgp文件，并检查了所有名称