GPU着色器体系结构

关于GPU架构，我有两个问题

首先，我了解了L1缓存的工作原理，并注意到它们需要有多个端口来支持来自多个线程的请求（即使在内存合并之后）。L1缓存通常有多少个端口？二级缓存呢

其次，在CPU中，从缓存请求的块直接进入寄存器文件。但是它在GPU中是如何工作的呢？它们是否也有多个端口（等于一级缓存中的端口数）？它是如何与操作数收集器同步的

---

是否有任何文档（比如来自NVIDIA）解释缓存、操作数收集器及其交互的详细体系结构？

您的问题是“GPU中是否有类似于L1、L2缓存的东西”否，我知道GPU中有L1、L2缓存。我想知道它们的典型端口数（输出端口）。