Logic 为什么我的4位二进制半加法器电路设计在LOGISIM中显示不兼容的宽度?
我试图使用logisim创建一个半加法器电路来计算两个4位二进制数,但不知何故logisim告诉我,我的宽度不兼容,因此我必须更改每个组件的位宽度,包括进位,进位假定为1位(显示进位1或进位0)。现在我知道我的输出长度必须至少为4位,我需要一个额外的位作为执行,但即使我按照Logisim的要求更改长度,我的设计也不再有效Logic 为什么我的4位二进制半加法器电路设计在LOGISIM中显示不兼容的宽度?,logic,Logic,我试图使用logisim创建一个半加法器电路来计算两个4位二进制数,但不知何故logisim告诉我,我的宽度不兼容,因此我必须更改每个组件的位宽度,包括进位,进位假定为1位(显示进位1或进位0)。现在我知道我的输出长度必须至少为4位,我需要一个额外的位作为执行,但即使我按照Logisim的要求更改长度,我的设计也不再有效 这只是因为与门上的输入宽度是1位。不能将4位输出转换为1位输入
这只是因为与门上的输入宽度是1位。不能将4位输出转换为1位输入