Logic 时序电路分析
Logic 时序电路分析,logic,Logic,在上面的问题中，有人能给我解释一下Da和Db代表什么吗。当时钟具有上升沿时，Da和Db输入方程是否表示触发器Q（t+1）中的下一个状态 Da和Db表示实际触发器的状态 所以方程决定了这些状态是高还是低。 A和B是触发器的输出 通常，在这种问题中，您不必担心时钟输入 老实说，这个问题有点模糊。。。但按照惯例，我知道我认为我是对的 Da和Db表示实际触发器的状态 所以方程决定了这些状态是高还是低。 A和B是触发器的输出 通常，在这种问题中，您不必担心时钟输入 老实说，这个问题有点模糊。。。但按照惯例
在上面的问题中，有人能给我解释一下Da和Db代表什么吗。当时钟具有上升沿时，Da和Db输入方程是否表示触发器Q（t+1）中的下一个状态 Da和Db表示实际触发器的状态 所以方程决定了这些状态是高还是低。 A和B是触发器的输出 通常，在这种问题中，您不必担心时钟输入
老实说，这个问题有点模糊。。。但按照惯例，我知道我认为我是对的 Da和Db表示实际触发器的状态 所以方程决定了这些状态是高还是低。 A和B是触发器的输出 通常，在这种问题中，您不必担心时钟输入 老实说，这个问题有点模糊。。。但按照惯例，我知道我认为我是对的