Memory NAND ECC扇区大小

最近我一直在学习NAND闪存的Hamming、R-S和BCH ECC方案的基础知识

根据来源（在页面底部），对于BCH，扇区大小可能为512B或1024B。奇偶校验位的数量取决于扇区大小

---

我的问题是——在处理ECC时，扇区大小（512B或1024B）“用户可选择”吗？也就是说，可由软件程序员选择？或者这是NAND供应商确定的，您必须遵守的东西吗？

我找到了一个非常好的关于意法半导体产品的资源，可以给您一些提示

例如，在上述NAND闪存中：

BCH控制器使用1024字节的ECC扇区，这意味着不支持小页面NAND（512B）

---

还可以查看为与NAND设备交互而创建的这些设备。

是的，ECC扇区大小由用户选择。这里的“用户”是指完全控制你提到的“程序员”的人。 从NAND闪存的角度来看，ECC页面大小的选择不受限制。但是，始终取决于将与NAND通信的“程序员”来输入/读取数据。“编程器”可以是嵌入式设备（如手机、机顶盒等）中的微控制器，也可以是基于PC的NAND批量编程器设备等。关于“编程器”的设计/设计限制，它可能需要选择任意一种ECC页面大小

---

NAND flsh没有将ECC数据的格式/大小/位置限制为页面数据。

您在回复中两次提到所谓的“ECC页面大小”。在每种情况下，我都处理过NAND IC，页面大小是固定的（例如1kB、2kB或4kB页面大小）。“ECC页面大小”您是否提到用于生成ECC签名的NAND页面数据区域的分数（如1/8）？