Text VHDL：读取文本文件

我知道在VHDL中读取文本文件作为模拟是可能的。但有可能读取文本文件并将其以位存储在寄存器中吗？我想要实现的是从文本文件中读取一些数据，并在将它们存储在寄存器中后将其用作组合电路的输入。

请尝试一些方法，并将其发布在此处，以便我们可以帮助您解决代码中的实际问题。你的要求可以通过多种方式实现，如果你稍微搜索一下，希望你能在互联网上找到很多好的例子：）谢谢你的回复！我想要实现的是通过VHDL模块直接读取文本文件中的数据，并与时钟同步，然后进行合成。正如您所指出的，有许多从文本文件读取的示例，但其中大多数都将用作基准。我想用这些数据来确定我的FPGA板的状态。如果你希望在运行时读取的文件是可合成的，那就忘了它吧。一个例外可能是，一些工具将支持在合成时读取文件并将其内容嵌入例如ROM中。因此，在运行时仍然不支持。（在声明常量数组的VHDL文件中嵌入内容更容易、更少麻烦、更可移植，从而消除了文件读取部分）欢迎使用StackOverflow。请阅读如何提问。看到有人在同一天问了同样的问题：，这似乎是一个家庭作业？当你编写硬件时，首先画出你想要的硬件的图片。读取文件的硬件含义是什么？您是否打算在每次芯片运行时使用相同的文件？那将是一个ROM。你打算在不同的情况下读取不同的文件吗？这意味着您需要定义一个接口来将文件读入芯片进行处理。