如何在Verilog中声明4位数组
我需要一个数组来保存4位数字。它既不是输入也不是输出，只是计算所需的中间值。这将如何声明？您的意思是需要一个变量如何在Verilog中声明4位数组,verilog,Verilog,我需要一个数组来保存4位数字。它既不是输入也不是输出，只是计算所需的中间值。这将如何声明？您的意思是需要一个变量 reg[3:0]mynumber对于合成，您可以使用寄存器或导线，这取决于您需要它做什么 reg [3:0] my_reg; 或 wire [3:0] my_wire; 如果要在always块中使用此值，则需要将其声明为reg 如果您将其用于组合逻辑，而不是在always块中，那么您可以将其声明为一条线。这将与assign语句或端口列表一起使用
reg[3:0]mynumber对于合成，您可以使用寄存器或导线，这取决于您需要它做什么
reg [3:0] my_reg;
或
wire [3:0] my_wire;
如果要在always块中使用此值，则需要将其声明为reg
如果您将其用于组合逻辑，而不是在always块中，那么您可以将其声明为一条线。这将与assign语句或端口列表一起使用