Warning: file_get_contents(/data/phpspider/zhask/data//catemap/6/apache/9.json): failed to open stream: No such file or directory in /data/phpspider/zhask/libs/function.php on line 167

Warning: Invalid argument supplied for foreach() in /data/phpspider/zhask/libs/tag.function.php on line 1116

Notice: Undefined index: in /data/phpspider/zhask/libs/function.php on line 180

Warning: array_chunk() expects parameter 1 to be array, null given in /data/phpspider/zhask/libs/function.php on line 181
Verilog中的Z代表什么?_Verilog - Fatal编程技术网

Verilog中的Z代表什么?

Verilog中的Z代表什么?,verilog,Verilog,我最近在Verilog代码中发现了这样的代码,我指的是编写有限状态机 reg [15:0]Bus; Bus = 'bzzzzzzzzzzzz1111; 这里的z是什么意思?来自“6.3.1逻辑值”一节: z表示高阻抗状态 Z代表高阻抗状态,但为什么要这样 这基本上意味着你没有驱动总线的输出,所以其他的东西可以驱动它 在驱动设备的输出端口时,您最有可能使用此选项,例如FPGA正在与另一个采用I2C协议的芯片通信,您发送读取请求,然后在总线上驱动Z,以允许设备使用您请求的数据进行响应 The Sy

我最近在Verilog代码中发现了这样的代码,我指的是编写有限状态机

reg [15:0]Bus;
Bus = 'bzzzzzzzzzzzz1111;
这里的
z
是什么意思?

来自“6.3.1逻辑值”一节:

z表示高阻抗状态


Z代表高阻抗状态,但为什么要这样

这基本上意味着你没有驱动总线的输出,所以其他的东西可以驱动它

在驱动设备的输出端口时,您最有可能使用此选项,例如FPGA正在与另一个采用I2C协议的芯片通信,您发送读取请求,然后在总线上驱动Z,以允许设备使用您请求的数据进行响应
The SystemVerilog value set consists of the following four basic values:

0—represents a logic zero or a false condition
1—represents a logic one or a true condition
x—represents an unknown logic value
z—represents a high-impedance state

The values 0 and 1 are logical complements of one another.