标识符必须以端口模式声明:忙碌。(Verilog)

标识符必须以端口模式声明:忙碌。(Verilog),verilog,Verilog,我有如下所示的Verilog代码,当我编译它时,我得到以下错误消息,代码的第一行突出显示: 错误: 标识符必须以端口模式声明:忙碌 代码: cnt_A列为输入,不在端口列表中 module main(clk, rst, start, busy, ready, cnt, s, a); // <-- No cnt_A // ... input [3:0] start, s, a, cnt_A; // <- cnt_A here 正如Tim指出的,busy在端口列表中,但未声明为输入或输

我有如下所示的Verilog代码,当我编译它时,我得到以下错误消息,代码的第一行突出显示:

错误:

标识符必须以端口模式声明:忙碌

代码:

cnt_A列为输入,不在端口列表中

module main(clk, rst, start, busy, ready, cnt, s, a); // <-- No cnt_A
// ...
input [3:0] start, s, a, cnt_A; // <- cnt_A here
正如Tim指出的,busy在端口列表中,但未声明为输入或输出


此外,要开始的作业也不起作用。您无法分配输入。

忙在端口列表中,但在模块中未作为输入或输出列出。

我尝试过,但这不是问题所在。它表示名为busy@ett的变量有问题,已更新,您将在分配start时遇到另一个错误。是的,这解决了问题。我把它定义为一个输入,但是现在我有5个错误:对网络的非法引用,在always中的赋值。如果重置来为这些输入提供默认值,并且没有忙或准备就绪,我想移动s和a变量中的1位。@ett:您不能为输入信号分配任何内容。
module main(clk, rst, start, busy, ready, cnt, s, a); // <-- No cnt_A
// ...
input [3:0] start, s, a, cnt_A; // <- cnt_A here