Verilog 在线检查合成输出？_Verilog_Synthesis_Vlsi

Verilog 在线检查合成输出？

verilog

Verilog 在线检查合成输出？,verilog,synthesis,vlsi,Verilog,Synthesis,Vlsi,是否有在线工具/应用程序可帮助我检查RTL编写的合成输出示例：我已经编写了一些RTL代码（在verilog中）并希望进行检查 ->是否可以合成 ->网络列表RTL已生成。这是否可以满足您的需要网站上的一些话让这个答案足够长 Plunify帮助设计团队管理和扩展计算需求，提供 FPGA合成以及按使用付费的位置和路线当然是yosys。有在线合成器和模拟器选项。

是否有在线工具/应用程序可帮助我检查RTL编写的合成输出

示例：我已经编写了一些RTL代码（在verilog中）并希望进行检查

->是否可以合成

->网络列表RTL已生成。

这是否可以满足您的需要

网站上的一些话让这个答案足够长

Plunify帮助设计团队管理和扩展计算需求，提供 FPGA合成以及按使用付费的位置和路线

当然是yosys。有在线合成器和模拟器选项。