异步FIFO代码建议-VHDL
我发现的所有代码都会产生一些错误。我的FPGA制造商FIFO的，当我试图读写的同时，它创建了我的模拟问题，而且我不能修改它或适应另一个FPGA 有人能告诉我一个已经用VHDL编写的异步FIFO（2时钟FIFO）代码，可能已经使用没有问题了 我需要能够使用两个不同的时钟同时读写。我们有一个称为的交叉时钟FIFO。（ic=独立时钟） 此FIFO可以配置大小和宽度。您还可以选择使用LUT-RAM或BlockRAM/altsyncram合成它。根据选择的供应商设置，它将使用特定于设备的代码来改进进货链映射，或者使用通用描述 此FIFO需要来自PoC库的其他模块和包，如，或 该FIFO在多个设备上进行了测试：异步FIFO代码建议-VHDL,vhdl,fpga,fifo,Vhdl,Fpga,Fifo,我发现的所有代码都会产生一些错误。我的FPGA制造商FIFO的，当我试图读写的同时，它创建了我的模拟问题，而且我不能修改它或适应另一个FPGA 有人能告诉我一个已经用VHDL编写的异步FIFO（2时钟FIFO）代码，可能已经使用没有问题了 我需要能够使用两个不同的时钟同时读写。我们有一个称为的交叉时钟FIFO。（ic=独立时钟） 此FIFO可以配置大小和宽度。您还可以选择使用LUT-RAM或BlockRAM/altsyncram合成它。根据选择的供应商设置，它将使用特定于设备的代码来改进进货链映
- 备选方案：旋风III，星际II/IV
- 锡林克斯：斯巴达-3，Virtex-5/6/7，Kintex-7
可以在其他设备上测试：）。谢谢，但它看起来非常复杂。由于我是vhdl编码新手，我不知道如何添加库并使代码正常工作。你能帮我吗？使用交叉时钟模块从来都不容易，但是如果你习惯了普通的fifo，比如
PoC.fifo.cc_-gotcìu-got