Vhdl 我的程序在ModelSim中工作，但不'；不能在真正的FPGA板上工作

有我的，有我的

---

当我在ModelSim中模拟我的VHDL代码时，它工作正常，但当我在Quartus中模拟它或上传到FPGA旋风板时，LED没有信号。IDK，我该怎么看

我快速浏览了一下您的代码，虽然它在语法上似乎是正确的，但它看起来并不是真正可合成的（即使它可能是）

例如：

led_size : process(clk, size)
begin
  if size = '1' then     
    led_size_f <= led_size_f +1;
  end if;
  if  led_size_f > 4 then 
    led_size_f <=1;
  end if;
end process;

led_大小：进程（时钟，大小）
开始
如果大小='1'，则
led_尺寸_f 4
led_size_f我快速查看了您的代码，虽然它在语法上似乎是正确的，但它实际上看起来不可合成（即使它可能是）

例如：

led_size : process(clk, size)
begin
  if size = '1' then     
    led_size_f <= led_size_f +1;
  end if;
  if  led_size_f > 4 then 
    led_size_f <=1;
  end if;
end process;

led_大小：进程（时钟，大小）
开始
如果大小='1'，则
led_尺寸_f 4
led_size_f您是否尝试过将一种简单的VHDL代码上传到您的电路板上？Cyclone板是否附带测试比特流以验证基本操作？您的意思是Cyclone不工作？它的大学办公桌（>10个），我的程序在Quartus模拟中也不起作用。你有没有先做过一个设计，让一个LED慢慢地亮起和熄灭？这仅仅是十几行代码，在你开始工作并理解你是如何做到这一点之前，从“它在模拟中工作”到“它在芯片上工作”有一个很大的飞跃@VladislavIl'ushin我不知道你的电路板是否工作。我和Martin一起建议您从一个小测试开始，以确保您可以成功地将比特流下载到电路板，电路板工作正常，等等。一步一步走上山，而不是一步从地上跳到山顶。你有没有试过将一种简单的VHDL代码上传到你的主板上？Cyclone板是否附带测试比特流以验证基本操作？您的意思是Cyclone不工作？它的大学办公桌（>10个），我的程序在Quartus模拟中也不起作用。你有没有先做过一个设计，让一个LED慢慢地亮起和熄灭？这仅仅是十几行代码，在你开始工作并理解你是如何做到这一点之前，从“它在模拟中工作”到“它在芯片上工作”有一个很大的飞跃@VladislavIl'ushin我不知道你的电路板是否工作。我和Martin一起建议您从一个小测试开始，以确保您可以成功地将比特流下载到电路板，电路板工作正常，等等。一步一步地上山，而不是一步从地面跳到山顶。因此，我删除了不使用clk的地方，并编译了程序，看到
警告：闩锁原语“骑士2:inst | led3”被永久禁用
。也许这意味着，我在某个地方忘记了什么？
Info:Pin“LEDR[0]”没有指定的输出引脚负载电容——假设用于时序分析的默认负载电容为0 pF
这不仅仅是从没有使用的地方删除“clk”—在进行VHDL开发时，您需要“思考硬件”（tm）。您的代码需要合成并映射到FPGA设备中可用的硬件，而这在所有可以编写的语法正确的VHDL中是不可能的。如上所述，您需要遵循一些特定的模板，以使代码正确地映射到硬件。一本好的VHDL手册可以帮助您实现这一点，IDE中的帮助功能也可以。因此，我删除了不使用的clk，并编译了程序，请参见
警告：闩锁原语“knight_rider2:inst | led3”被永久禁用。也许这意味着，我在某个地方忘记了什么？
Info:Pin“LEDR[0]”没有指定的输出引脚负载电容——假设用于时序分析的默认负载电容为0 pF
这不仅仅是从没有使用的地方删除“clk”—在进行VHDL开发时，您需要“思考硬件”（tm）。您的代码需要合成并映射到FPGA设备中可用的硬件，而这在所有可以编写的语法正确的VHDL中是不可能的。如上所述，您需要遵循一些特定的模板，以使代码正确地映射到硬件。一本好的VHDL书籍可以帮助您实现这一点，IDE中的帮助功能也可以。