Vhdl 如何生成78MHz时钟

我拥有一个Digilent Nexys2，我使用Xilinx ISE ide用VHDL编码

我必须使用车载DCM为我的目的生成一个非常特定的时钟： 从50MHz的基准时钟开始，占空比=50%，我需要一个78MHz，占空比=70%，输出时钟

主要问题是，我没有注意到使用向导控制输出占空比或其他相关内容的任何选项。我错过什么了吗？有什么解决办法或解决办法吗

---

提前感谢您的帮助

IMHO，斯巴达3E DCM不可能做到这一点。使用其他组件，例如带有MMCME2_ADV的Kintex7，这是可能的。

我明白了。。。产生两个相移39MHz，DC=50%的时钟，然后对它们进行异或是合法的吗？这样我就有了一个78MHz的时钟，有一个合适的DCwell，当我说这是不可能的时候，我想用一种简单明了的方式来写是不可能的。您不能更改输入DC吗？如果您不要求DCM将其修改回50%，您可以将其保留在输入DC。实际上，我更喜欢一种简单、干净的方法来实现这一点，我之前的帖子只是一个建议。不幸的是，我不能更改输入DC，因为它是系统时钟，我应该按原样使用它。