如何在VHDL中编写可除性代码？

如何为4位二进制数编写VHDL代码，使其仅在4位数字可被3或4整除时使用非门输出1？

---

谢谢你的帮助。

答案是肯定的。因为您可以只使用NAND和NOR构建任何逻辑。

答案是肯定的。因为您可以只使用NAND和NOR构建任何逻辑。

1）列出输出为1的数字（3,4等）。
2） 记下这些数字的二进制表示形式0010100等
3） 将输出的表达式写为这些术语的逻辑或：
输出1）列出输出为1的数字（3、4等）。
2） 记下这些数字的二进制表示形式0010100等
3） 将输出的表达式写为这些术语的逻辑或：

---

输出我想一个最好的方法是通过卡诺图从真值表中手动导出方程。你将得到AND和OR门的组合，然后使用标准技术将所有这些转换为NOR门，然后你可以使用门级建模来实现相同的功能。

我想一个最好的方法是手动导出方程从真值表到卡诺图，您将得到AND和OR门的组合，使用标准技术将所有这些门转换为NOR门，然后您可以使用门级建模来实现相同的功能。

您不能使用查找表吗？正如James提到的，LUT可能是最好的答案。如果你必须只使用NOR门，你尝试过什么？你能不使用查找表吗？正如James提到的，LUT可能是最好的答案。如果你只能使用非门，你尝试过什么？