Vhdl 连接没有信号的部件_Vhdl

Vhdl 连接没有信号的部件

vhdl

Vhdl 连接没有信号的部件,vhdl,Vhdl,有没有一种不用定义信号就直接连接vhdl组件的方法仅针对连接两个块而不使用第一个块的输出的情况？您确实需要声明连接组件实例化的信号。Sigasi可以为您自动完成此操作：。无法完成（目前-考虑将来的修订版，可能允许“推断连接”）像Emacs的VHDL模式和Sigasi这样的工具可以使这变得更容易，但是可以为您生成样板代码。当使用（x）Emacs时： 1）将光标放在VHDL实体中 2） M-X vhdl端口拷贝产生信号 3） M-X vhdl端口粘贴信号注意：vhdl端口粘贴-[compo

有没有一种不用定义信号就直接连接vhdl组件的方法

仅针对连接两个块而不使用第一个块的输出的情况？

您确实需要声明连接组件实例化的信号。Sigasi可以为您自动完成此操作：。

无法完成（目前-考虑将来的修订版，可能允许“推断连接”）

像Emacs的VHDL模式和Sigasi这样的工具可以使这变得更容易，但是可以为您生成样板代码。

当使用（x）Emacs时：

1）将光标放在VHDL实体中

2） M-X vhdl端口拷贝

产生信号

3） M-X vhdl端口粘贴信号

注意：vhdl端口粘贴-[component | entity | constants | instance |…]

至少在我的vhdl模式版本（3.33.28）中是

vhdl端口副本

@Popup是的，我的错误。确定。忘掉港口吧。在包中声明一个信号。两种设计都参考了软件包，并且可以使用那里的信号。当然，您的合成工具可能不会像这样，但对于测试台来说，它是可以的