如何从VHDL代码文件中调用一个值，并将其放入另一个代码中以在FPGA LCD上显示？
我写了一个计数器的代码，我需要得到名为“Sum”的变量的最终数字，并将其放入LCD FPGA的另一个代码中，那么我如何在另一个代码中调用或导入该值呢？您有两个组件（模块），可以在单独的代码中使用和连接（一起）。只需创建一个单独的设计，将模块用作组件并将它们连接在一起。VHDL的词典中没有“模块”。术语是“块”，是内部块（来自块语句）或外部块（由实体声明定义）。所有并发语句都被细化为进程或包含进程的块语句，或包含包含进程的块语句的块语句。是的，对于那些进行VHDL课程的人来说，叠加“模块”是很常见的，这是一个Verilog术语。您的两个组件将是另一个设计单元中的子组件，并创建各自组件的实例，即外部块。是的，我知道您的意思。在这个问题上，我认为我们有两个独立的组件，每个组件都有自己的实体和体系结构。然后我们可以在单独的代码中使用组件（创建实例），并用一些接口信号连接它们。您的问题标题与问题正文不匹配，这本身就不清楚。如何从VHDL代码文件中调用一个值，并将其放入另一个代码中以在FPGA LCD上显示？,vhdl,fpga,Vhdl,Fpga,我写了一个计数器的代码，我需要得到名为“Sum”的变量的最终数字，并将其放入LCD FPGA的另一个代码中，那么我如何在另一个代码中调用或导入该值呢？您有两个组件（模块），可以在单独的代码中使用和连接（一起）。只需创建一个单独的设计，将模块用作组件并将它们连接在一起。VHDL的词典中没有“模块”。术语是“块”，是内部块（来自块语句）或外部块（由实体声明定义）。所有并发语句都被细化为进程或包含进程的块语句，或包含包含进程的块语句的块语句。是的，对于那些进行VHDL课程的人来说，叠加“模块”是很常见