为什么ARM Cortex A15多核处理器中的通用中断控制器频率低于主核频率？

我在研究ARM中的通用中断控制器（GIC），当我读到GIC的时钟频率时，它指出GIC的时钟频率是主核心时钟频率的整数倍。有人能解释为什么会这样吗？

高速电路的设计、制造和控制要困难得多。因此，如果速度不是那么重要（GIC就是这样），内核的外围设备通常会比内核本身运行得慢很多。即使二级缓存通常也不能以全内核速度运行

---

此外，拥有更快的时钟GIC的好处可能微不足道，因此设计师没有理由进行新一代的设计，在这一行业中，这总是一次昂贵而冒险的冒险。

好答案。此外，更高的频率意味着更高的功耗。因此，如果您在任何方面受到电源（或热）限制，它有助于保持对您的整体性能不重要的部分SoC运行稍慢。另一点是，GIC时钟被分解（或可能使用PLL向上），以便GIC的边缘将与主CPU时钟相关联+1更易于设计、制造，单时钟源，功耗更低，功能损失小。