Arrays Verilog中的阵列与多路复用器_Arrays_Verilog_Hdl

Arrays Verilog中的阵列与多路复用器

arrays verilog

Arrays Verilog中的阵列与多路复用器,arrays,verilog,hdl,Arrays,Verilog,Hdl,我很想知道一个数组是如何在verilog中合成的。它会创建一个数组大小的多路复用器还是其他什么。是否有一些技术可以避免大尺寸的MUX合成通常，根据您的合成选项，大型阵列可能会合成为动态RAM，但如果您愿意，它们也可以实现为具有大型mux的巨大触发器场，但使用动态RAM将是合成大型阵列的最有效方法请注意，如果使用动态ram，则通常每个周期只能执行一次或两次读取或写入操作。不能一次更新ram中的每个条目。如果阵列是只读的，则它将作为ROM或禁用写入启用的ram来实现如果数组是可写的，则有一个关

我很想知道一个数组是如何在verilog中合成的。它会创建一个数组大小的多路复用器还是其他什么。是否有一些技术可以避免大尺寸的MUX合成

通常，根据您的合成选项，大型阵列可能会合成为动态RAM，但如果您愿意，它们也可以实现为具有大型mux的巨大触发器场，但使用动态RAM将是合成大型阵列的最有效方法

请注意，如果使用动态ram，则通常每个周期只能执行一次或两次读取或写入操作。不能一次更新ram中的每个条目。

如果阵列是只读的，则它将作为ROM或禁用写入启用的ram来实现

如果数组是可写的，则有一个关于写入如何发生的规则，以确保推断RAM块