Computer science D锁存器原理图和D触发器原理图之间的差异

我听说闩锁和触发器的主要区别在于闩锁是异步的，而触发器是边触发的，这是有意义的。但当我查看他们的照片时，他们看起来几乎一样

这是我能理解的一本书中的一个dlatch的设计

但这是我在各种教程中找到的D触发器示意图

---

正如我所说，它们在我看来几乎相同，是什么导致它们工作不同，原理图的区别在哪里？

在文献中很难找到一致的术语，因为术语触发器和锁存器的用法随着时间的推移而改变

要考虑的重要方面是如何允许输入改变输出。

如果输入总是允许更改输出，则该设备称为简单透明锁存器（一些作者使用术语“电平触发触发器”。
当控制信号（通常表示为E，但有时混淆地标记为CLK）保持在特定电平（高或低）时，如果允许输入改变输出，则该设备称为简单不透明锁存器（一些作者使用术语“电平触发时钟触发器”。
如果只允许输入在控制信号（用CLK表示）的上升沿或下降沿改变输出，则该设备称为触发器（一些作者使用术语边缘触发触发器）

因此，您可能无意中搜索了相同的设备。
从块级的角度来看，D锁存器和D触发器都是相同的，但在后者中，CLK信号是边触发的 必须使用特殊电路来检测边缘（例如Wikipedia页面中的或）。
由于这些电路在绘制时通常“笨重”，不幸的是，它们经常被忽略，导致触发器和锁存器的原理图“相同”

---

但是请注意，在触发器的符号中，您会在时钟引脚处发现一个小“喙”，表示边缘触发输入

您发布的图片都不是触发器，它们是门控D锁，绘制方式不同。这两个电路完全相同，并且基于SR锁存器

下面是纯SR NOR闩锁以及状态表和符号

通过添加附加逻辑，可以创建D锁存器

为了了解闩锁和触发器之间的区别，您需要了解它们是什么

根据定义，“锁存器”是一种对外部反馈没有免疫力的存储器元件。简单地说，锁存器是一种反馈电路，具有两种稳定状态（也称为双稳态多谐振荡器）“0”和“1”，可用于存储状态信息。锁存器由组合逻辑门创建。通常，闩锁是异步级别触发的；但是，有时锁存器需要时钟（CLK），在这种情况下，锁存器被称为“同步锁存器”，相当于两张图片中显示的选通D锁存器电路

根据定义，“触发器”是主从配置中的两级锁存器。与锁存器一样，触发器是一种具有两种稳定状态（也称为双稳态多谐振荡器）“0”和“1”的电路，可用于存储信息。触发器是将两个锁存电路组合在一起形成一个较大的触发器电路。触发器是在信号的边缘触发的，通常是时钟

下面是通过组合两个SR NAND锁存电路创建的D型触发器的图片

第一个锁存器称为“主锁存器”，而第二个锁存器称为“从锁存器”。数据（D）锁存在时钟（C）的上升沿