Image processing 是否将JPEG图像发送到AXI4流并将其读回？
我正在Zedboard Zynq评估板上做一个图像处理项目，使用构建在上面的FPGA。我使用HLS编写了图像处理块，并创建了IP，输入和输出均为宽度为8的AXI4流 如何在PC上读取JPEG图像并将其作为AXI4流发送到此IP块，然后将其输出回PC屏幕上显示 是否有任何现有IP可以实现这一点Image processing 是否将JPEG图像发送到AXI4流并将其读回？,image-processing,fpga,vivado,vivado-hls,axi4-stream,Image Processing,Fpga,Vivado,Vivado Hls,Axi4 Stream,我正在Zedboard Zynq评估板上做一个图像处理项目，使用构建在上面的FPGA。我使用HLS编写了图像处理块，并创建了IP，输入和输出均为宽度为8的AXI4流 如何在PC上读取JPEG图像并将其作为AXI4流发送到此IP块，然后将其输出回PC屏幕上显示 是否有任何现有IP可以实现这一点 另外，如果相关，FPGA板通过JTAG电缆连接到我的电脑。可编程逻辑（PL）和Zynq处理系统（PS）之间的图像数据交换可以使用直接内存访问（DMA）/视频直接内存访问（VDMA）建立 这在功能上是由Xil
另外，如果相关，FPGA板通过JTAG电缆连接到我的电脑。可编程逻辑（PL）和Zynq处理系统（PS）之间的图像数据交换可以使用直接内存访问（DMA）/视频直接内存访问（VDMA）建立 这在功能上是由Xilinx作为IP核提供的。该IP核以AXI流的形式在PL端实现图像数据的接收和传输。 在PS端，可以使用linux UIO访问DMA。为此，您必须在ARM核心的设备树中修改DMA IP核心的设备树节点。如果完成此操作，则DMA在linux系统中的/dev/下可用。 现在可以使用mmap（）将其映射到用户空间。通过配置DMA，必须为其分配PS RAM中的内存区域。该内存区域用于实现所谓的流缓冲区。DMA核心使用此流缓冲区读取或写入图像数据。同时，linux应用程序可以访问此内存区域。这允许在PS和PL之间交换数据。 有关各个寄存器和配置过程的详细说明，请参见Xilinx的AXI DMA/VDMA产品指南。 就用户空间中的图像数据而言，可以使用以太网连接将图像发送到主机PC。JTAG连接不是主机PC和Zed板之间交换图像数据的正确方式